## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-294005

(43) Date of publication of application: 05.11.1996

(51)Int.CI.

HO4N 1/405 B41J 2/52

(21)Application number: 07-096790

(71)Applicant: I

FUJI XEROX CO LTD

(22)Date of filing:

21.04.1995

(72)Inventor:

ISHII AKIRA


MORIYA HIDEKI

## (54) IMAGE PROCESSING UNIT

## (57) Abstract:

PURPOSE: To provide the image processing unit in which an image with a dot structure and a high dot density is allowed to generate in an image output which reproduces an intermediate tone image by the pulse width modulation system, and an output image close to a print image can be obtained.

CONSTITUTION: When image data ID in 16dpm is received synchronously with a 18MHz clock, a high resolution converter 4 applies high resolution processing to input image data on the basis of a 36MHz clock Ck1, applies weighting to image data of each picture element forming a picture element block corresponding to a dot structure and provides an output of the result as image data OD in 32dpm. The image data OD are converted into an analog signal OS by a D/A converter 5 and a comparator 6 compares the signal OS with a reference waveform signal SS in 32dpm to provide an output of a pulse width modulation signal MS.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(1P)

(a) 公開特許公報(A)

(11) 特許出願公開番号

വ 特開平8-29400

(43) 公開日 平成8年(1996) 11月5日

(51) Int. C.l.	識別記号	广内整理番号	F .			技術表示簡別
H 0 4 N 1/405			H 0 4 N	1/40	В	
B 4 1 J 2/52			B 4 1 J	3/00	4	

(全8頁)


5

笛ナゼロ 神奈川県海老名市本郷2274番地 富士ゼロ (外1名) 种奈川県荷老名市本郷2274番地 東京都港区赤坂二丁目17番22号 臣 富士ゼロックス株式会社 ックス株式会社内 **井田十 三▲路▼** ックス株式会社内 中國 %極 000005496 石井 昭 (71) 田間人 (74) 代理人 (72) 発明者 (72) 発明者 海查請求 未請求 請求項の数2 平成7年(1995)4月21日 特顯平7-96790 (21) 出版番号 (22) 出版日

(54) 【発明の名称】画像処理装置

[目的] バルス幅変調方式によって中間隅画像を再現 する画像出力において、網点密度の高い網点構造の画像 形成を可能とし、印刷画像に近似した出力画像を得るこ とができる画像処理装置を提供する。

[構成] 18MHzのクロックCk2に同期して16 dpmの回像データIDが入力されると、高解像度変換 **象データを商解像度化した後、個発ブロックを構成する** をし、この結果を32dpmの画像データODとして出 カする。そして、この画像データODは、D/A変換器 において321pmの基準徴形信号SSと比較され、パ 路4は、36MHzのクロックCk1に基づき、入力画 各画祭の画像データに対し網点構造に対応した重み付け 5によってアナログ信号OSに変換された後、比較器6 ルス幅変陶信号MSとして出力される。



[特許請求の範囲]

象データをアナログ信号に変換し、該信号を所定周期の **基準故形信号と比較してパルス幅変調する画像処理装置** (請求項1) 外部より供給される多値のディジタル画

においた、

前記画像データの解像度を主走査方向に拡大する高解像

压

前記拡大された画像データを複数画案からなる画案プロ ックにまとめ、これら画来ブロックを周切とする網点構 各々の回珠ブロック内の回来位間に対応した国み付けを する網点構造形成手段とを具備することを特徴とする回 **福本形成すべく、 4 画株 ブロックの画像 データに な**り、 度化手段と

外部より供給される多値のディジタル値 像データをアナログ信号に変換し、核信号を所定周期の 基準波形信号と比較してパルス幅変調する画像処理装置 【請求項2】 像処理装置。

これらパルス信号を複合した複合信号に対応した基準数 デューティ比の異なる 2 種以上のパルス信号を発生し、 形信号を生成する複合基準信号生成手段と、

たおひて、

**走査ライン年に前記基準被形信号の位相を制御する位相** 制御手段とを具備することを特徴とする画像処理装置、 [発明の詳細な説明]

[0001]

[産業上の利用分野] この発明は、例えばディジタル複 早機やフルカラープリンタにおいて階間性を損なわずに 印刷のような組点構造の画像を形成することができる画 像処理装置に関する。

【従来の技術】従来のディジタル複写機では、画像の解 9972号等に記載されているように、ディジタル画像 像度と階間性を両立させるため、例えば特朋昭62~3 データを一旦アナログ信号に変換し、三角波等の周期的 採用されている。このパルス幅変観方式においては、図 17に示すように、ドットパターンが副走査方向につな がるため、90°のラインスクリーンすなわち縦縦状の な基準故形倡号と比較するパルス幅変闘方式が主として 画像構造となる。 0002

を採用したディジタル複写機やフルカラーブリンタにお いても、印刷のような網点画像を出力したいとの要求が [0003]ところで、上記のようなパルス幅変闘方式 あり、従來からこうした要求に応えようと種々の技術が 制御を一定の周期で繰り返すことにより網点状の画像梯 は、一走査毎に基準波形信号の位相と振幅を変化させる 虚案されている。例えば特開平2-155770号に **沓を形成する、という技術が開示されている。** 

S **網点構造の画像形成が可能となるものの、その一方で解** [発明が解決しようとする眼題] しかしながら、上記特 期平2-155770号に示される従来技術によれば、

8

特開平8-294005

得られる額点構造の密度が粗く、印刷の場合に要求され **像度が犠牲になる。例えば、入力画像の解像度が16d** pm (dot/mm)程度の場合、上記従来技術では、 るような画質を得ることができないという問題があっ

[0005] この発明は、このような背景の下になされ たもので、パルス幅変数方式によって中間数画像を再現 する画像出力において、網点密度の高い網点構造の画像 形成を可能とし、印刷画像に近収した出力画像を得るこ とができる画像処理装置を提供することを目的としてい 2

[9000]

[収題を解決するための手段] 上述した根題を解決する ために、請求項1記載の発明は、外部より供給される多 値のディジタル画像データをアナログ信号に変換し、該 信号を所定周期の基準故形信号と比較してパルス幅変闘 する画像処理装置において、前記画像データの解像度を 主走並方向に拡大する高解像度化手段と、前記拡大され め、これら画来ブロックを周切とする御点格造を形成す た画像データを複数画楽からなる画界プロックにまと

ブロック内の画楽位置に対応した瓜み付けをする糊点梢 造形成手段とを具備することを特徴としている。

[0007]また、簡求項2記憶の発明は、外部より供 給される多値のディジタル画像データをアナログ信号に 変換し、該信号を所定周期の基準故形信号と比較してバ ルス幅変觸する画像処理装置において、デューティ比の 異なる2種以上のバルス信号を発生し、これらバルス信 号を複合した複合信号に対応した基準故形信号を生成す る複合基準信号生成手段と、走査ライン毎に前配基準数 形信母の位相を削御する位相制御手段とを具備すること を特徴としている。

8

[0008]

【作用】 請求項1 記載の発明によれば、 高解像度化手段 は、外部より供給される画像データの解像度を主走査方 向に拡大し、網点構造形成手段は、この拡大された画像 データを複数回桨からなる回珠プロックにまとめ、各画 **ペプロックの回復データに対し、各々の固株プロック内** の画紫位置に対応した重み付けをすることにより、画紫 り、パルス幅変闘方式によって中間調画像を再現する画 像出力において、出力画像の解像度を高めつつ画帯プロ ックを周期とする所望の網点構造を形成することができ ブロックを周期とする網点構造を形成する。これによ \$

【0009】また、請求項2記載の発明によれば、複合 基準信号発生手段は、デューティ比の異なる2種以上の パルス個号を発生して、これらパルス倡号を複合した複 合信号に対応した基準波形信号を生成し、位相制御手段 は、走査ライン毎に上記生成された基準被形信号の位相 を制御する。これにより、パルス幅変闘方式によって中 3

ල

位で額点を形成するなど入力画像の解像度を犠牲にする ことなく、複合基準故形盾号に対応した網点構造を得る 問題画像を再現する画像出力において、画茶プロック単

ことができる。 [0010]

[実施例] 以下、図面を参照して、この発明の実施例に

してれ説別する。 A:第1吳施例 (1) 安施倒の構成

図1はこの発明の第1実施例による画像処型装置の構成 16dpm (dot/mm)の解像段で8ピット踏籃の 入力画像データに対し、レーザの一走査毎に信号処理を を示すブロック図である。なお、この画像処理装置は、 行うものである。

[0011] 図1において、SOSはレーザ走並の開始 を示すタイミング信号であり、Pageは1ページ分の 画像の出力期間を示すタイミング信号である。基準信号 基準倡号発振器1から供給されるクロックfoを信号S 発板器1は、36MHzのクロックfoを発生し、これ を周波数同期回路2へ供給する。周波数同期回路2は、 OSに同期させ、32dpm剛像用のクロックCk1 (36MHz) と16dpm画像用のクロックCk2 (18MHz)を出力する。

情報(後述する)に基づき網点構造に変勵し、この結果 [0012] 高解像度変換器4は、図示しない前段の圓 **像処理装置から画像データインタフェース (図示略)を** て、高解像度変換器4は、入力画像データ1Dを32d を出力する。なお、この高解像度変換器4の詳細につい DEMの解像度に変換するとともに、入力画楽のアドレス 介し供給される 1 6 d p mの国象データ (8 ピット略 **闘) IDをクロックCk2と同期して取り込む。そし** 

2

9 校器6は、D/A 変換器5から出力されるアナログビデ 機器 5 は、高解像度変換器 4 から出力されるディジタル 画像データODをアナログビデオ信号OSに変換し、こ の結果を出力する。また、三角波発生器3は、周波数周 才信号〇Sを三角改発生器3から出力される基準故形信 号SSと比較することによりパルス幅変調し、321p [0013] また、D/A (ディジタル/アナログ) 変 **期回路2から出力される32dpm画像用のクロックC** k1に樹づむ、32~pm (line/mm) の結婚数 形信号(例えば、三角版)SSを発生する。さらに、比 m周期のバルス列MSを出力する.

[0014]次に、図2および図3を参照し、南解像段 変換器4の詳細を説明する。図2は高解像度変換器4の 構成を示すプロック図である。この図に示すように、高 解像度変換器4は、アドレスカウンタ41、メモリ回路 42,43、ラッチ回路44,45およびセレクタ46 から結成されている。

[0015] また、図3は高解像度変換器4の助作を説 50

されると16 d p m 画像用のクロックC k 2のカウント **タと画案カウンタから構成されており、ラインカウンタ** ングパルスSOSのカウントを開始し、タイミングパル 一方、画素カウンタは、タイミングパルスSOSが入力 2, 3, 4, 0, 1, 2……というサイクルでカウント 明するためのタイミングチャートである。この図におい て、アドレスカウンタ41は、図示しないラインカウン は、信号PageがHlghレベルとなってからタイミ スSOSが入力される年に、1,2,3,4,0,1, 2……というサイクルでカウント値CN1を出力する。 を開始し、このクロックCk2が入力される毎に、1, 値CN2を出力する。 2

[0016] すなわち、これら2つのカウンタ出力CN I, CN2により5×5の画条ブロック内のアドレス

れる。また、第2桁と第1桁はそれぞれ0から4の5値 をとるので、各々3ピットずつ合計6ピットで表現可能 回案プロックアドレスの第2桁はラインカウンタの値C N1、第1桁は画業カウンタの値CN2によって定義さ であるが、データ数は5×5=25通りであるので、5 (以下、画茶プロックアドレスという) ADが定まり、 ピットで表現される。

した入出力テーブルが各々記憶されている。これら入出 カテーブルには、画菜ブロックを周期とした網点構造を を右画来と左回桨に分割したときの左右の各回茶に対応 形成すべく、入力画像データ I Dに対してその回来プロ ックアドレスADに応じた重み付けをした画像データの [0017] また、メモリ回路42, 43には、一回券 出力値が保持されている。

[0018] すなわち、各メモリ回路42,43に5ピ タIDが入力されると、互いに異なる重み付けがなされ 42, 43から各々説み出される。そして、これら左右 二国茶の固像データLD, RDは、各々16dpm回像 像用のクロックCk1 (上記クロックCk2と同期する た 左 画 珠 と 右 回 紫 の 画 像 デ ー タ し D 、 R D が メ モ リ 回 路 用のクロックCk2と同類してラッチ回路44,45に ットの画株プロックアドレスADと8ビットの画像デー 一旦保持された後、セレクタ46によって32dpm値 2倍に高解像度化された網点構造の画像データODとし 2 倍の周波数のクロック)と同期して交互に選択され、 て出力される。

[0019] (2) 実施例の全体助作

ロックCk1に基づき、入力画菜を左右2回菜に分割し (すなわち、主走査方向に高解像度化し)、各々の画茶 32dpmの回像データODを出力する。そして、この 「100」)が入力されると、高解像度変換器4は、ク る。図4はこの実施例の全体助作を説明するためのタイ ミングチャートである。この図において、クロックCk 2とともに16dpmの画像データ1D (例えば、値 に対して網点帯造に対応した異なる重み付けをした後、 次に、図4を参照し、この実施例の全体動作を説明す

出力画像データODは、D/A変換器5によってアナロ **グ信号OSに変換された後、比較器6において321p** mの基準波形信号SSと比較され、バルス幅変闘信号M

ことができる(ただし、図示の中間類は一回茶内のドッ [0020] このように、本実施例においては、例えば 十字の中央部で画像データを大きな値とし、十字の周辺 部で小さな値となるよう左右画業に対して重み付けをす ることができるので、図6に示すような画像構造を得る 印刷網点の表現によれば182線、63.4。の網点と ト幅を模式的に扱したものである)。この画像構造は、 図5に示すような十字型の網点構造を形成する場合に、 なり、一般の高級印刷に相当する画像構造となる。

次に、この発明の第2 実施例について説明する。 [0021] B:第2寅施例

(1) 実施例の構成

-タIDとしてD/A変数部35へ出力する. D/A変 図7はこの発明の第2実施例による画像処理装置の構成 **指号入力部であり、入力画像を多値のディジタル画像デ** 換部35は、画像信号入力部31から画茶クロック信号 Ckに同期して供給される画像データ I Dをアナログ信 を示すプロック図である。この図において、31は画像 **号ASに変換し、これを比較器33へ出力する。** 

に、36は三角被変換回路であり、位相制御部34によ ク信号Ckに基づきデューティ比の異なるパルス信号を 生成し、これらを複合した複合信号MPを出力する。ま 供給される走査開始信号SCに応じ、複合信号発生部3 [0022] 32は複合信号発生部であり、画条クロッ た、34は位相制御部であり、入力画像の1ライン毎に 2から出力される複合信号MPの位相を制御する,さら 複合三角液信号という) TSに変換し、これを比較器3 って位相を制御された複合信号MP、を三角波(以下、 3く出力する。

2の構成を示すプロック図である。この図において、複 合倡号発生部32は、分周回路61a, 61bと合成回 路62a,625から構成されており、画来クロック信 [0023] 比較器33は、D/A変換部35から出力 される複合三角液信号TSと比較することによりパルス 【0024】次に、図8および図9を参照し、複合倡号 されるアナログ信号ASを三角被変換回路36から出力 発生部32の詳細を説明する。図8は複合信号発生部3 号Ckを異なるデューティ比で分周した信号を合成する 幅変調し、得られるパルス幅変調信号のSを出力する。 ことにより複合信号MPを生成する。

は、上記信号P1, P2のORをとることにより複合信 [0025] すなわち図9に示すように、分周回路61 aは、画紫クロック信号Ckをデューティ比1:7で4 は、画衆クロック信号Ckをデューティ比1:1で4分 分周した信号P1を出力する。一方、分周回路61b 関した信号P2を出力する。そして、合成回路62a

号MPを生成する。また、合成回路62bは、上記信号 P 1, P 2 に基づき、三角液変換部36へ供給すべき容 **函選択信号CS1, CS2を生成する。**  [0026]次に、図10を参照し、位相制御部34の 各段の遅延回路の出力を走査開始信号SCに応じて選択 洋組を説明する。図10に示すように、位相制御部34 ライン毎に、遅延回路71aの出力、遅延回路72bの 出力、遅延回路72cの出力、……というように各遅延 回路71a~71eの出力を選択回路72によって順次 **選択することにより、1ライン毎に位相が2回案分シフ** 的に出力する選択回路72によって構成されている。そ して、1つの退返回路による避遜を2回菜分とし、走査 は、多段接続された複数の遅延回路71a~71eと、 トした複合信号MP、を出力する。 2

2つの容量選択信号CS1, CS2によって、複合信号 に、三角波変換回路36は、複合信号MP/の各成分に **対応した波形をもし川狛紋を生成すべく、コンデンサC** のうちコンデンサC2,C3に対応する相分回路は、前 近の容量選択信号CS1, CS2によってオンオフ制御 MP′の区間AではコンデンサC1、区間Bではコンデ ンサC1+C2、区国CではコンデンサC1+C3によ る合政容量がそれぞれ与えられ、各々の区間における合 成容置に対応した故形を有する複合三角故信号TSが生 [0027] 次に、図11および図12を参照し、三角 され、複合信号MP′の区間に対応して合政容型が切り 1~C3からなる3つの複分回路によって結成され、こ 替わるようになっている。例えば図12に示すように、 故変換回路36の詳細を説明する。図11に示すよう

[0028] (2) 実施例の全体動作

成される。

次に、図13および図14を参照し、この実施例の全体 助作を説明する。図13に示すように、複合信号発生部 32が画案クロック信号Ckに基づき複合信号MPを生 対応した複合三角液信号TSを生成する。この複合三角 **彼信号TSによって入力画像信号ASがバルス幅変綱さ** 定周期でライン毎に2画茶分遅延されることから、結果 示す画像構造は、印刷網点の投現によれば179数、6 成すると、三角被変換回路36は、この複合信号MPに た、複合信号MPの位相は、位相制御部34によって一 的に図14に示すような離点回像が得られる。この図に れ、1ラインのドットパターンOSが生成される。ま ಜ 40

インおきに交互に切り替えて生成するようにすれば、複 合三角波信号TS1, TS2に基づき、2種類のドット パターン〇S1, 〇S2が交互に得られ、結果として図 [0029]また、例えば図15に示すように、複合債 号発生部32が2種類の複合信号MP1, MP2を1ラ 16に示すような網点面像が得られる。 3° 242.

[0030]C: 蛟更例

(1) 既述した2つの実施例では、基準故形信号として

S

9

特開平8-294005

三角液を用いた例を示したが、これに限らず、のこぎり

3

【図10】 国実施例の位相制御部の構成を示すブロッ ク図である。 【図11】 同実施例の三角波変換回路の構成を示す回 格図である。

同三角波変換回路の助作を説明するための タイニングチャートである。 [図12]

(3) また、第2 契施例ではデューティ比が異なる2 種

仮化してもよい,

類のバルス信号によって複合信号を合成したが、これに

り、あるいは、さらに多くの種類の信号によって複合信

母を合成するようにしてもよい。

[0031]

限らず、例えば異なる周期をもつパルス信号を合成した

(2)また、第1実施例では2倍の高解像度化を行った

故などその他の故形の基準徴形信号としてもよい。

が、これに限らず、必要であれば3倍、4倍等に商解像

【図13】 同実施例の全体動作を説明するためのタイ

ミングチャートである。

2

【図14】 回寅施例によって得られる網点回像の一例 を示す図である。

【図15】 同実施例の全体動作を説明するためのタイ 【図16】 回安衛倒によって得られる趙点画像の一宮 ミングチャートである。

[図17] 従来のバルス幅変闘方式によって得られる を示す図である。

あるいは複合基準被形信号の生成及び位相制御(請求項

ば、パルス幅変調方式によって中間調画像を再現する画 像出力において、入力画像の高解像度化(開水項1)、 2)によって、縄点密度の高い網点構造の画像形成が可 **能となり、より印刷画像に近似した出力画像を得ること** 

【発明の効果】以上説明したように、この発明によれ

面像構造を示す図である。

[符号の説明]

1 基準周波数発振器

回故数同期回路

20

【図1】 この発明の第1実施例による画像処理装置の

【図面の簡単な説明】

【図2】 同実施例の高解像度変換器の構成を示すプロ [図3] 同高解像度変換器の動作を説明するためのタ

ック図である。

構成を示すプロック図である。

三角故発生器

高解像度变模器 (高解像度化手段、網点構造形成手

5 D/A效模器

光数器

31 画像信号入力部

[図4] 同変施例の全体動作を説明するためのタイミ

ングチャートである。

「ニングチャートである。

【図5】 高解像低化を行わない網点画像の例を示す図

複合信母発生部 (複合基準信号生成手段) 3 2

比較器 33 位相制頌部(位相制頌手段) 34

【図6】 同実施例による高解像度化を行った網点画像 30

【図7】 この発明の第2実施例による画像処理装置の

の例を示す図である。

【図8】 同実施例の複合信号発生部の構成を示すプロ [図9] 同複合信号発生部の動作を説明するためのタ

構成を示すプロック図である。

三角波変換回路 (複合基準信号生成手段) D/A效数部 3 3 6

アドレスカウンタ 42,43 メモリ回路 4.

44,45 ラッチ回路

セレクタ 4 6 [6図]

[図8]

mmmmmmr. CS2 ď Ē S <u>e</u>

CS1. CS2

8

[図2] [図1]

